

Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.


TRANSMITTAL FORM <i>(to be used for all correspondence after initial filing)</i>	Application Number	10/064,355
	Filing Date	07/04/2002
	First Named Inventor	Kung-Yu Hsu
	Group Art Unit	
	Examiner Name	
Total Number of Pages in This Submission	Attorney Docket Number	AMIP0016USA

ENCLOSURES (check all that apply)		
<input checked="" type="checkbox"/> Fee Transmittal Form <input type="checkbox"/> Fee Attached <input type="checkbox"/> Amendment / Reply <input type="checkbox"/> After Final <input type="checkbox"/> Affidavits/declaration(s) <input type="checkbox"/> Extension of Time Request <input type="checkbox"/> Express Abandonment Request <input type="checkbox"/> Information Disclosure Statement <input checked="" type="checkbox"/> Certified Copy of Priority Document(s) <input type="checkbox"/> Response to Missing Parts/ Incomplete Application <input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53	<input type="checkbox"/> Assignment Papers (for an Application) <input type="checkbox"/> Drawing(s) <input type="checkbox"/> Licensing-related Papers <input type="checkbox"/> Petition <input type="checkbox"/> Petition to Convert to a Provisional Application <input type="checkbox"/> Power of Attorney, Revocation Change of Correspondence Address <input type="checkbox"/> Terminal Disclaimer <input type="checkbox"/> Request for Refund <input type="checkbox"/> CD, Number of CD(s) _____	<input type="checkbox"/> After Allowance Communication to Group <input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences <input type="checkbox"/> Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) <input type="checkbox"/> Proprietary Information <input type="checkbox"/> Status Letter <input type="checkbox"/> Other Enclosure(s) (please identify below):
Remarks		

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT	
Firm or Individual name	WINSTON HSU
Signature	<i>Winston Hsu</i>
Date	7/8/2002

CERTIFICATE OF MAILING			
I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date: 			
Typed or printed name			
Signature		Date	

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



PTO/SB/17 (10-01)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2002

Patent fees are subject to annual revision.

TOTAL AMOUNT OF PAYMENT (\$) 0.00

Complete if Known

Application Number	10/064,355
Filing Date	07/04/2002
First Named Inventor	Kung-Yu Hsu
Examiner Name	
Group Art Unit	
Attorney Docket No.	AMIP0016USA

METHOD OF PAYMENT

1. ☐ The Commissioner is hereby authorized to charge indicated fees and credit any overpayments to:

Deposit Account Number: 50-0801
Deposit Account Name: North America International Patent Office

☒ Charge Any Additional Fee Required Under 37 CFR 1.16 and 1.17

☐ Applicant claims small entity status. See 37 CFR 1.27

2. ☐ Payment Enclosed:

☐ Check ☐ Credit card ☐ Money Order ☐ Other

FEE CALCULATION

1. BASIC FILING FEE

Large Entity Code (\$)	Small Entity Code (\$)	Fee Description	Fee Paid
101 740	201 370	Utility filing fee	
106 330	206 165	Design filing fee	
107 510	207 255	Plant filing fee	
108 740	208 370	Reissue filing fee	
114 160	214 80	Provisional filing fee	

SUBTOTAL (1) (\$) 0.00

2. EXTRA CLAIM FEES

Total Claims: -20** = X =
Independent Claims: -3** = X =
Multiple Dependent: =

Large Entity Code (\$)	Small Entity Code (\$)	Fee Description
103 18	203 9	Claims in excess of 20
102 84	202 42	Independent claims in excess of 3
104 280	204 140	Multiple dependent claim, if not paid
109 84	209 42	** Reissue independent claims over original patent
110 18	210 9	** Reissue claims in excess of 20 and over original patent

SUBTOTAL (2) (\$) 0.00

**or number previously paid, if greater; For Reissues, see above

FEE CALCULATION (continued)

3. ADDITIONAL FEES

Fee Code	Large Entity Fee (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
105 130	205 65		Surcharge - late filing fee or oath	
127 50	227 25		Surcharge - late provisional filing fee or cover sheet	
139 130	139 130		Non-English specification	
147 2,520	147 2,520		For filing a request for ex parte reexamination	
112 920*	112 920*		Requesting publication of SIR prior to Examiner action	
113 1,840*	113 1,840*		Requesting publication of SIR after Examiner action	
115 110	215 55		Extension for reply within first month	
116 400	216 200		Extension for reply within second month	
117 920	217 460		Extension for reply within third month	
118 1,440	218 720		Extension for reply within fourth month	
128 1,960	228 980		Extension for reply within fifth month	
119 320	219 160		Notice of Appeal	
120 320	220 160		Filing a brief in support of an appeal	
121 280	221 140		Request for oral hearing	
138 1,510	138 1,510		Petition to institute a public use proceeding	
140 110	240 55		Petition to revive - unavoidable	
141 1,280	241 640		Petition to revive - unintentional	
142 1,280	242 640		Utility issue fee (or reissue)	
143 460	243 230		Design issue fee	
144 620	244 310		Plant issue fee	
122 130	122 130		Petitions to the Commissioner	
123 50	123 50		Processing fee under 37 CFR 1.17(q)	
126 180	126 180		Submission of Information Disclosure Stmt	
581 40	581 40		Recording each patent assignment per property (times number of properties)	
146 740	246 370		Filing a submission after final rejection (37 CFR § 1.129(a))	
149 740	249 370		For each additional invention to be examined (37 CFR § 1.129(b))	
179 740	279 370		Request for Continued Examination (RCE)	
169 900	169 900		Request for expedited examination of a design application	

Other fee (specify) _____

*Reduced by Basic Filing Fee Paid

SUBTOTAL (3) (\$) 0.00

SUBMITTED BY

Name (Print/Type) WINSTON HSU

Registration No. 41,526
(Attorney/Agent)

Complete (if applicable)

Telephone 886-2-8923-7350

Signature

Winston Hsu

Date

7/8/2002

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



Please type a plus sign (+) inside this box → ☐

PTO/SB02B (3-97)
Approved for use through 9/30/99. OMB 0651-0032
Patent and Trademark Office, U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it carries a valid OMB control number.

DECLARATION -- Supplemental Priority Data Sheet

Additional foreign applications:

Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached?	
				YES	NO
091108587	Taiwan, R.O.C.	04/25/2002	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>


Additional provisional applications:

Application Number	Filing Date (MM/DD/YYYY)

Additional U.S. applications:

U.S. Parent Application Number	PCT Parent Number	Parent Filing Date (MM/DD/YYYY)	Parent Patent Number (if applicable)

Burden Hour Statement: This form is estimated to take 0.4 hours to complete. Time will vary depending upon the needs of the individual case. Any comment on the amount of time you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder.

申請日：西元 2002 年 04 月 25 日
Application Date

申請案號：091108587
Application No.

申請人：聯笙電子股份有限公司
Applicant(s).

局長
Director General

陳明邦

發文日期：西元 2002 年 6 月
Issue Date

發文字號：09111011565
Serial No.

申請日期：	案號：
類別：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	以二極體與金氧半電晶體組合的壓控電容電路及相關電路
	英 文	Voltage-Controlled Capacitor Circuit And Related Circuitry With Diode And MOS Varactors
二、 發明人	姓 名 (中文)	1. 徐光宇 2. 鄭智宏
	姓 名 (英文)	1. Hsu, Kung-Yu 2. Cheng, Chih-Hung
	國 籍	1. 中華民國 2. 中華民國
	住、居所	1. 桃園市宏昌八街一〇九號十一樓 2. 台北市基隆路三六四巷二號十一樓
三、 申請人	姓 名 (名稱) (中文)	1. 聯笙電子股份有限公司
	姓 名 (名稱) (英文)	1. AMIC Technology (Taiwan) Inc.
	國 籍	1. 中華民國
	住、居所 (事務所)	1. 新竹科學工業園區新竹市力行六路五號六樓
	代表人 姓 名 (中文)	1. 陳 焜 錄
	代表人 姓 名 (英文)	1. Chen, Kun-Luh




四、中文發明摘要 (發明之名稱：以二極體與金氧半電晶體組合的壓控電容電路及相關電路)

本發明提供一種壓控電容電路及相關電路。該壓控電容電路由至少一金氧半電晶體可變電容、一二極體可變電容及/或一電容值固定的電容組合形成；兩可變電容及電容值固定之電容係以串聯或並連的方式互相電連接，以共同組合出較佳的壓控電容特性。

英文發明摘要 (發明之名稱：Voltage-Controlled Capacitor Circuit And Related Circuitry With Diode And MOS Varactors)

A voltage-controlled capacitor circuit and related circuitry. The voltage-controlled capacitor circuit includes a metal-oxide semiconductor (MOS) varactor, a diode varactor and/or a capacitor with fixed capacitance. The MOS varactor, the diode varactor and the capacitor are electrically connected in parallel or in series to form a capacitor with preferred character of voltage-controlled capacitance.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)



發明之領域：

本發明係提供一種壓控電容電路及其相關應用電路，尤指一種以金氧半電晶體可變電容及二極體可變電容來組合出較佳壓控電容特性的壓控電容電路及其相關應用電路。

背景說明：

在現代化的資訊產業中，各種數據、資料、訊息、影像等都是以電子訊號的形式來傳遞，而用來處理電子訊號的處理電路，也就成為現代資訊產業中最重要的一。舉例來說，在一般的資訊系統（像是電腦）中，都要以一時脈來協調數位系統中的各個數位電路一起運作，因此用來產生時脈的震盪器是現代數位系統中不可或缺的重要電路構築方塊之一。此外，要協調不同的時脈同步（譬如說在傳輸訊號的通訊系統）中，還需要使用鎖相電路；而鎖相電路中則需要精密的壓控震盪器，以電壓來控制壓控震盪器震盪出頻率不同的震盪訊號，以協調各時脈同步。還有，像是在某些精密的濾波器中，也常使用能調整濾波頻率的電阻-電容（RC）濾波器。



不論是電阻-電容（RC）濾波器的濾波特性（像是濾波器的通帶頻寬），或是電感-電容（LC）壓控震盪器的震盪



五、發明說明 (2)



特性 (像是震盪訊號的頻率)，都可以用改變電容值的方式來加以調整。請參考圖一。圖一為一習知壓控震盪器 10 的電路示意圖。壓控震盪器 10 以兩個匹配的金氧半電晶體 T1、T2 形成一震盪電路，以電壓源 V_d 提供偏壓。其中電晶體 T1、T2 的閘極各做為一震盪輸入端，分別電連於節點 N_{p2} 及節點 N_{p1} ；電晶體 T1、T2 的汲極 (drain) 各做為一震盪輸出端，分別連接於節點 N_{p1} 及節點 N_{p2} 。電連於電晶體 T1、T2 源極的電流源 I_{p0} 則用來提供偏壓電流。兩個互相匹配的二極體 D_{p1} 、 D_{p2} 各做為一可變電容 (varactor)，各二極體的陰極分別電連於節點 N_{p1} 、 N_{p2} ，各二極體的陽極則以控制電壓 V_{c0} 來將這兩個二極體 D_{p1} 、 D_{p2} 逆向偏壓，使得這兩個二極體的 p-n 接面能出現空乏區 (depletion region)，並使二極體 D_{p1} 、 D_{p2} 能在其陰極陽極間等效為一電容。二極體 D_{p1} 、 D_{p2} 提供的電容，連同兩互相匹配的電感 L_{p1} 、 L_{p2} ，就能形成電感-電容共振槽 (LC tank)。二極體 D_{p1} 提供的電容與電感 L_{p1} 可視為電晶體 T1 的負載，當電晶體 T1 由其閘極接收一震盪輸入訊號再經由節點 N_{p1} 輸出訊號至該負載時，等效上也就是改變了該震盪輸入訊號的相位；該震盪輸入相位會經由節點 N_{p1} 饋入電晶體 T2 的閘極，經由電晶體 T2 再次改變其相位後，再度於節點 N_{p2} 迴授至電晶體 T1 的閘極。經由上述的迴授配置，就能在節點 N_{p1} 、 N_{p2} 產生出週期震盪的震盪訊號。

由於壓控震盪器 10 是以電感-電容配置來共振出震盪



五、發明說明 (3)

訊號，震盪訊號的震盪頻率就正比於 $\frac{1}{\sqrt{L_0 \cdot C_0}}$ ；其中 L_0 為電感 L_{p1} 或 L_{p2} 的電感值； C_0 則是二極體 D_{p1} 或 D_{p2} 提供的等效電容值。在壓控震盪器 10 中，二極體 D_{p1} 、 D_{p2} 分別做為一電壓控制的可變電容；改變二極體 D_{p1} 、 D_{p2} 陽極陰極間的跨壓（譬如說是改變控制電壓 V_{c0} ）的大小，就能改變這兩個二極體於陽極陰極間提供的等效電容，進一步改變壓控震盪器 10 產生之震盪訊號的頻率；達到壓控震盪頻率的目的。請繼續參考圖二 A 與圖二 B。圖二 A、B 為二極體做為一可變電容時，其陽極陰極間跨壓與兩極間等效電容之關係示意圖。當一二極體 D_0 等效於一可變電容，並於其陰極 N_{a1} 、陽極 N_{a2} 間提供一等效電容 C_{a0} 時，陰極、陽極間跨壓 V_{a12} 與電容 C_{a0} 電容值兩者間的關係，就如同圖二 A 所示；其中圖二 A 之橫軸為電壓 V_{a12} 的電壓值，縱軸則是等效電容 C_{a0} 的電容值。另一方面，圖二 B 則是電容 C_{a0} 開根號後之倒數值，與電壓 V_{a12} 的關係示意圖；圖二 B 之橫軸亦為電壓 V_{a12} 的電壓值。當二極體 D_0 用於電感-電容壓控震盪器時，電路設計者也會希望能以線性變化的控制電壓來控制壓控震盪器的震盪頻率（也就是控制電壓與震盪頻率間有線性的關係）；由於震盪頻率正比於 $\frac{1}{\sqrt{C_{a0}}}$ （電感值為定值），代表控制電壓與 $\frac{1}{\sqrt{C_{a0}}}$ 之間最好也有線性的關係。但就如圖二 B 所示，二極體 D_0 兩端間跨壓 V_{a12} 與電容 C_{a0} 之 $\frac{1}{\sqrt{C_{a0}}}$ 值的關係並非理想的線性，導致電路設計時的





五、發明說明 (4)

困難。而且，二極體可變電容的壓控電容特性，多半取決於半導體的特性（如摻雜濃度等），無法由電路設計的方式來加以調整，也使得二極體可變電容的電路設計缺乏使用上的彈性。

除了上述習知技術中以二極體來當作可變電容，隨著金氧半電晶體製程的發展與普及，金氧半電晶體也可拿來當作壓控可變電容。請參考圖三。圖三為一金氧半電晶體 M_0 做為一可變電容時，其壓控電容特性的示意圖。電晶體 M_0 的閘極於節點 Nb_1 形成一端，電晶體 M_0 的源極、汲極則共同連接於節點 Nb_2 做為另一端，則在節點 Nb_1 、 Nb_2 間，電晶體 M_0 可提供一等效的電容 C_{b0} ；圖三所示即為電容 C_{b0} 的電容值與節點 Nb_1 、 Nb_2 間電壓差 V_{b12} 的關係示意圖，其中橫軸為電壓 V_{b12} 的電壓值，縱軸為等效電容 C_{b0} 的電容值。如圖三所示，電晶體 M_0 做為一壓控可變電容時，其壓控電容的特性更為複雜，非線性的程度也較高。雖然圖三中壓控電容特性有一部份（圖三靠近中間的部分）略呈線性關係，但其線性範圍較窄，在電路設計上運用的彈性也較少。

發明概述：

因此，本發明之主要目的，在於提供一種以二極體可變電容、金氧半電晶體可變電容與電容值固定的電容共同





五、發明說明 (5)

形成的壓控電容電路，能夠合成出多樣的壓控電容特性，符合各種壓控震盪器或濾波器的壓控電容需要。

在習知技術中，係以二極體或金氧半電晶體來做為壓控可變電容，其壓控電容特性較難以電路設計的方法來加以調整，導致電路設計上的不便。在本發明中，是利用二極體可變電容、金氧半電晶體可變電容及電容值固定的一般電容，共同以串連或並連的方式，組合出具有不同壓控電容特性的壓控電容電路；而壓控電容特性則可由偏壓方式，或是使用不同電容值的電容來加以調整，以使用電路設計的方式來實現各種不同的壓控電容特性。



發明之詳細說明：

請參考圖四；圖四為本發明中壓控電容電路一實施例20的電路示意圖。在此實施例中，壓控電容電路20分別以節點N1及節點N2做為兩輸出端，在此兩輸出端之間，壓控電容電路20能等效成一壓控電容C12。壓控電容電路20中設有一金氧半電晶體M1、一二極體D1、兩個電容值固定的電容C1、C2，以及用來將偏壓電壓Vbias1及Vbias2分別耦合至節點N3、N4的耦合阻抗Z1、Z2。電晶體M1做為一第一可變電容，其閘極為第一可變電容的一端，電連於節點N1；電晶體M1的源極與汲極共同電連於節點N3，形成第一可變電容的另一端。同樣地，二極體D1提供一pn接面做為



五、發明說明 (6)



一第二可變電容，其陽極為第二可變電容的一端，電連於節點 N4；二極體 D1 的陰極則為第二可變電容的另一端，電連於節點 N1。如前所述，以電晶體 M1 形成的第一可變電容，其兩端間的電容值可由第一可變電容兩端間的電壓差來控制；而由節點 N3 饋入的偏壓電壓 V_{bias1} 以及由節點 N1 饋入的控制電壓 V_{c1} ，就能用來控制第一可變電容於節點 N1、N3 間提供的等效電容。同理，對二極體 D1 形成的第二可變電容來說，節點 N1 的控制電壓 V_{c1} 以及由節點 N4 饋入的偏壓電壓 V_{bias2} ，兩電壓間的電壓差也能用來控制第二可變電容於節點 N1 及 N4 間提供的等效電容。為了控制上的方便，本發明中的偏壓電壓 V_{bias1} 及 V_{bias2} 兩者的電壓值可以是固定的；這樣一來，只要改變控制電壓 V_{c1} 的大小，就能控制第一可變電容及第二可變電容的電容值。用來耦合偏壓電壓 V_{bias1} 、 V_{bias2} 至節點 N3、N4 的耦合阻抗可以是電阻或是電感；由於偏壓電壓 V_{bias1} 、 V_{bias2} 為直流電壓，電感形式的耦合阻抗可以在不干擾節點 N3、N4 高頻交流電壓震盪的情形下，將偏壓電壓 V_{bias1} 、 V_{bias2} 耦合至節點 N3、N4（對高頻訊號來說，電感形式的耦合阻抗形同開路；對直流電壓來說，電感形式的耦合阻抗則形同短路）。電容值固定的電容 C1、C2，分別電連於節點 N2、N3 與節點 N2、N4 之間，可用來調整第一可變電容及第二可變電容的加權比重。如圖四所示，壓控電容電路 20 於節點 N1、N2 間提供的電容 C12，是由電容 C1 與第一可變電容（電晶體 M1）串連，電容 C2 與第二可變電容（二極體 D1）



五、發明說明 (7)

串連，再將上述兩者並連而形成的；故在設計電路時改變電容 C_1 或是電容 C_2 的值，可改變第一可變電容與第二可變電容對電容 C_{12} 電容值的影響。舉例來說，若將電容 C_1 的電容值增加，會使總電容 C_{12} 的壓控電容特性更偏向第一可變電容的壓控電容特性。



現以實際數據來說明壓控電容電路 20 的壓控電容特性。請參考圖五（並一併參考圖四）。圖五為壓控電容電路 20 壓控電容特性的示意圖；圖五之橫軸為控制電壓 V_{c1} 的電壓大小（單位為 Volt），縱軸為電容 C_{12} 開根號後的倒數值（單位為 $(\text{pF})^{-1/2}$ ）；曲線 22A 描述的即是電容 C_{12} 開根號後之倒數值與控制電壓 V_{c1} 間的函數關係。為了方便比較，曲線 22B、22C 分別描述的是只含二極體 D_1 、以及只含電晶體 M_1 的情形下，這兩個可變電容開根號之倒數值與控制電壓間的函數關係。要以壓控電容電路 20 來產生出曲線 22A 的壓控電容特性，可使用以下參數：電容 C_1 之電容值為 4pF (pico-Faraday)，電容 C_2 之電容值為 1pF ，金氧半電晶體 M_1 的寬度 (W) 及長度 (L) 分別為 300 及 $1\mu\text{m}$ (μmicron)，二極體面積為 $100\mu\text{m}^2$ 。如圖五所示，若如習知技術般僅使用金氧半電晶體可變電容，或僅使用二極體可變電容，其壓控電容特性會分別像曲線 22C、22B 所示，其壓控電容特性非線性的成分會較為明顯，增加電路設計上的困難。相較之下，本發明之壓控電容電路 20 在適當地合成電晶體可變電容及二極體可變電容後，其合成後的壓



五、發明說明 (8)

控電容特性會呈現較佳的線性，方便以控制電壓 V_{c1} 來線性地控制壓控電容電路 20 提供的電容 C_{12} 。如前所述，在電感-電容壓控震盪器中，若能使具備控制電壓與 $1/\sqrt{C}$ (C 為電容值) 間線性的壓控電容特性，就能以控制電壓線性地控制震盪頻率。在壓控震盪器中以圖四中的壓控電容電路 20 來實現圖五中的壓控電容特性，就能以控制電壓線性地控制震盪頻率。在以壓控電容電路 20 合成所需的壓控電容特性時，除了改變電容 C_1 、 C_2 的大小以改變第一、第二可變電容的加權比重，另外，還能改變偏壓電壓的大小，可以「平移」第一可變電容或第二可變電容的壓控電容特性。舉例來說，當偏壓電壓 V_{bias1} 的電壓變大，第一可變電容的壓控電容特性就會由曲線 22C「平移」至曲線 22D 的位置；這樣一來，當第一可變電容及第二可變電容的壓控電容特性組合時，也能合成出不同的壓控電容特性。



請參考圖六。圖六即為圖四中壓控電容電路 20 運用於一震盪器 30 的示意圖。震盪器 30 以電壓源 V_d 提供偏壓，以電流源 I_0 提供偏壓電流，並以金氧半電晶體 Q_1 、 Q_2 形成一盪電路，兩個壓控電容電路 20 提供的等效電容和電感 L_1 、 L_2 則形成電感-電容共振槽 (LC tank)。電晶體 Q_1 、 Q_2 的閘極可視為震盪輸入端，節點 N_9 、 N_{10} 則做為震盪輸出端；輸入至電晶體 Q_1 閘極的震盪輸入訊號會輸出至電感-電容共振槽的負載，並經由電晶體 Q_1 的節點 N_9 輸入至電晶



五、發明說明 (9)

體 Q2 的閘極；電晶體 Q2 再度以節點 N10 的電感-電容共振槽改變震盪訊號的相位，並迴授至電晶體 Q1 的閘極。經由不斷地迴授，就能在節點 N9、N10 產生出週期震盪的震盪訊號了。如前所述，改變控制電壓 V_{c1} 的大小，就能改變壓控電容電路提供的電容大小，進一步改變震盪訊號的頻率，達到壓控震盪器的目的。當然，本發明於圖四中的壓控電路 20，也能運用於圖一中之震盪器 10。

請參考圖七。圖七為本發明中壓控電容電路的另一實施例 40。壓控電容電路 40 以節點 N5、N8 做為兩輸出端，能在節點 N5、N8 間提供一等效電容 C_{58} 。在壓控電容電路 40 中，是以金氧半電晶體 M2 做為一第一可變電容，以節點 N5、N6 的偏壓電壓 V_{bias3} （經由耦合阻抗 $Z3$ 饋入）及控制電壓 V_{c2} 來控制第一可變電容在節點 N5、N6 間提供的電容大小。二極體 D2 則做為一第二可變電容，其於節點 N6、N7 間所提供的電容大小則由控制電壓 V_{c2} 及偏壓電壓 V_{bias4} （經由耦合阻抗 $Z4$ 饋入）來控制。最後，在節點 N7、N8 間，則設有電容值固定的電容 $C3$ 。經由串連的第一可變電容、第二可變電容及電容 $C3$ ，壓控電容電路 40 就能在節點 N5 與 N8 間提供一等效電容 C_{58} 。類似於圖四中的壓控電容電路 20，壓控電容電路 40 也可將偏壓電壓 V_{bias3} 、 V_{bias4} 的電壓值固定，以控制電壓 V_{c2} 來控制第一可變電容及第二可變電容個別提供的電容；電容 $C3$ 則用來調節第一可變電容、第二可變電容對等效電容 C_{58} 的貢獻。





五、發明說明 (10)

不論是圖四中的壓控電容電路 20，或是圖七中的壓控電容電路 40，都能以偏壓電壓及控制電壓來控制第一可變電容及第二可變電容提供的電容，並能以電容值固定的電容 C_1 、 C_2 及 C_3 ，來調整各壓控電容電路中第一及第二可變電容的加權比重，組合出各種壓控電容特性。像在圖五中，就顯示了以第一可變電容、第二可變電容組合出控制電壓 V_{c1} 與 $\frac{1}{\sqrt{C_2}}$ 間的線性壓控電容特性。除此之外，利用本發明揭露的壓控電容電路，還能組合出其他的壓控電容特性。請參考圖八 A 至圖八 D。圖八 A 至圖八 D 例舉了四個本發明中壓控電容電路可以組合出來的壓控電容特性；各圖的橫軸為控制電壓 V_c 的大小（如壓控電容電路 20 中的控制電壓 V_{c1} ，或是壓控電容電路 40 中的控制電壓 V_{c2} ），各圖橫軸標示中的電容 C_v 則是壓控電容電路所能提供的電容（即圖四中的電容 C_{12} ，或是圖七中的電容 C_{58} ）。圖八 A、八 B 是電容 C_v 開根號後的倒數值與控制電壓呈線性的壓控電容特性，圖八 C、八 D 則是電容 C_v 電容值與控制電壓呈線性的壓控電容特性。如前所述，圖八 A、B 的壓控電容特性適用於壓控震盪器中以控制電壓線性地控制震盪頻率。圖八 C、D 的壓控電容特性則適用於電容-電阻 (RC) 濾波器中。此外，本發明的壓控電容電路也能合成出控制電壓 V_c 與 $(C_v)^2$ （電容 C_v 電容值之平方）間的線性壓控電容特性。

五、發明說明 (11)

請參考圖九。圖九為本發明壓控電容電路另一實施例50之電路圖。除了圖四、圖七中的並連、串連配置外，本發明也可以混合串連及並連配置，組合出不同的壓控電容電路。如圖九中的壓控電容電路50，就是以金氧半電晶體M3以及兩個二極體D3、D4來當作三個可變電容；電容值固定的電容C4、C5及C6則可調節三個可變電容組合的加權比重。請注意本發明中也能以二極體形式連接的雙載子接面電晶體或是金氧半電晶體來當作pn接面二極體可變電容；像圖九中的二極體D4，就是以一雙載子接面電晶體以二極體形式連接而成（也就是集極與基極相連接，以集極、射極分別作為此二極體的陽極、陰極）。由節點N11饋入的控制電壓Vc3以及經由耦合阻抗Z5饋入的偏壓電壓Vbias5兩者間的電壓差可控制二極體D3在節點N11、N12間提供的電容值；同理，節點N13的控制電壓Vc4配合節點N14經由耦合阻抗Z6饋入的偏壓電壓Vbias6、節點N15以耦合阻抗Z7饋入的偏壓電壓Vbias7，就能控制二極體D4、電晶體M3分別於節點N13、N14與節點N13、N15間提供的電容。經由各可變電容及各電容值固定的電容，壓控電容電路50就能在節點N11、N16間提供等效電容Ct。在實做時，可將控制電壓Vc3、Vc4設定為相同的電壓，簡化控制電壓的控制配置。

另外，本發明中的壓控電容電路也可以不設置電容值





五、發明說明 (12)

固定的電容。舉例來說，圖四中的壓控電容電路 20，也可取消電容 $C1$ 、 $C2$ ，直接將節點 $N3$ 、 $N4$ 連接於節點 $N2$ ；在此種情況下，也可以不設置偏壓電壓 $Vbias1$ 、 $Vbias2$ ；當然耦合阻抗 $Z1$ 、 $Z2$ 也可一併省去。

在習知技術中，僅以二極體或是金氧半電晶體來做為壓控可變電容；由於二極體或電晶體可變電容的壓控電容特性多取決於半導體製程參數，較難以電路設計的方式加以控制，也無法提供較佳的壓控電容特性。相較之下，本發明係以二極體可變電容、金氧半電晶體可變電容與電容值固定的電容共同組合出所需的壓控電容特性；在電路設計時，可以依需要改變固定電容的電容值、偏壓電壓等參數，便能合成出所需的壓控電容特性，以提供特性較佳的壓控電容。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利的涵蓋範圍。



圖式簡單說明

圖式之簡單說明：

圖一為一習知之二極體可變電容用於一壓控震盪器之電路圖。

圖二 A、二 B為一習知之二極體可變電容壓控電容特性的示意圖。

圖三為一習知之金氧半電晶體可變電容壓控電容特性之示意圖。

圖四為本發明中壓控電容電路一實施例的電路示意圖。

圖五為圖四中壓控電容電路壓控電容特性合成之示意圖。

圖六為圖四中壓控電容電路運用於一震盪器之電路圖。

圖七為本發明中壓控電容電路另一實施例的電路示意圖。

圖八 A至圖八 D為本發明中壓控電容電路所能合成出來的各種壓控電容特性。

圖九為本發明中壓控電容電路另一實施例之電路圖。


圖式之符號說明：

10

20、40、50

壓控震盪器

壓控電容電路



圖式簡單說明

22A-22D

30

Vd

Lp1-Lp2、 L1、 L2

Na1

Na2

Va12、 Vb12

Vbias1-Vbias7

Dp1、 Dp2、 D0-D4

Ca0、 Cb0、 C1-C6、 C12、 C58、 Cv、 Ct

Np1-Np2、 Nb1-Nb2、 N1-N16

Ip0、 I0

T1、 T2、 M0-M3、 Q1、 Q2

Vc0、 Vc1-Vc4、 Vc

Z1-Z7

曲線

震盪器

電壓源

電感

陰極

陽極

電壓

偏壓電壓

二極體

電容


節點

電流源

電晶體

控制電壓

耦合阻抗



六、申請專利範圍

1. 一種壓控電容 (voltage-controlled capacitor) 電路，用來於一第一輸出端及一第二輸出端間提供一電容；

該壓控電容電路包含有：

一第一可變電容 (varactor)，其具有兩端，其中一端連接於該第一輸出端；

而該第一可變電容包含有一金氧半電晶體，該電晶體之源極與汲極連接於該第一可變電容的一端，該電晶體之閘極連接於該第一可變電容的另一端；


而該第一可變電容的兩端分別用來接收一第一偏壓電壓與一第一控制電壓，以根據該第一偏壓電壓與該第一控制電壓間的電壓差改變該第一可變電容之兩端間的電容值；以及

一第二可變電容 (varactor)，其具有兩端，其中一端連接於該第二輸出端；

而該第二可變電容包含有一電晶體，電連於該第二可變電容的兩端間，用來在該第二可變電容的兩端間形成一pn接面 (pn-junction)；

該第二可變電容的兩端分別用來接收一第二偏壓電壓與一第二控制電壓，以根據該第二偏壓電壓與該第二控制電壓間的電壓差改變該第二可變電容兩端間的電容值。

2. 如申請專利範圍第1項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第一可變電容的一端與該第一輸出端之間。



六、申請專利範圍

3. 如申請專利範圍第1項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第二可變電容的一端與該第二連接端之間。
4. 如申請專利範圍第1項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第一可變電容未與該第一輸出端連接的一端以及該第二輸出端之間。
5. 如申請專利範圍第1項之壓控電容電路，其中該第一可變電容係電連於該第一輸出端與該第二輸出端之間。
6. 如申請專利範圍第5項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第二輸出端與該第一可變電容之間。
7. 如申請專利範圍第1項之壓控電容電路，其中該第二可變電容係電連於該第一輸出端與該第二輸出端之間。
8. 如申請專利範圍第7項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第二輸出端及該第二可變電容之間。
9. 如申請專利範圍第1項之壓控電容電路，其中該第二



六、申請專利範圍

可變電容係連接於該第一可變電容與該第二輸出端之間。

10. 如申請專利範圍第9項之壓控電容電路，其另包含有一電容值固定的電容，電連於該第二可變電容與該第二輸出端之間。

11. 如申請專利範圍第9項之壓控電容電路，其中該第二可變電容接收該第二控制電壓的一端係連接於該第一可變電容接收該第一控制電壓的一端。


12. 如申請專利範圍第1項之壓控電容電路，其中該第一偏壓電壓之電壓值係一固定值。

13. 如申請專利範圍第1項之壓控電容電路，其中該第二偏壓電壓之電壓值係一固定值。

14. 如申請專利範圍第1項之壓控電容電路，其係使用於一壓控震盪器。

15. 如申請專利範圍第14項之壓控電容電路，其中該壓控震盪器包含有：

一電感，電連於該壓控震盪電路；
一震盪電路，電連於該電感，用來依據該電感及該壓控電容電路共振的結果輸出一震盪訊號。



六、申請專利範圍

16. 如申請專利範圍第 1 項之壓控電容電路，其中該二極體係一二極體形式連接的雙載子接面電晶體 (BJT, Bipolar Junction Transistor)。

17. 如申請專利範圍第 1 項之壓控電容電路，其中該二極體係以一二極體形式連接的金氧半電晶體。

18. 一種震盪器，用來提供一震盪訊號；

該震盪器包含有：

一種壓控電容 (voltage-controlled capacitor) 電路，用來於一第一輸出端及一第二輸出端間提供一電容；


該壓控電容電路包含有：

一第一可變電容 (varactor)，其具有兩端，其中一端連接於該第一輸出端；而該第一可變電容包含有一金氧半電晶體，該電晶體之源極與汲極連接於該第一可變電容的一端，該電晶體之閘極連接於該第一可變電容的另一端；

而該第一可變電容的兩端分別用來接收一第一偏壓電壓與一第一控制電壓，以根據該第一偏壓電壓與該第一控制電壓間的電壓差改變該第一可變電容之兩端間的電容值；以及

一第二可變電容 (varactor)，其具有兩端，其中一端連接於該第二輸出端；

而該第二可變電容包含有一電晶體，電連於該第二可



六、申請專利範圍

變電容的兩端間，用來在該第二可變電容的兩端間形成一pn接面 (pn-junction)；

該第二可變電容的兩端分別用來接收一第二偏壓電壓與一第二控制電壓，以根據該第二偏壓電壓與該第二控制電壓間的電壓差改變該第二可變電容兩端間的電容值；

一電感，連接於該壓控電容電路；

一震盪電路，其具有一震盪輸入端及一震盪輸出端；


該震盪輸入端用來接收一震盪輸入訊號；該震盪輸出端電連於該電感及該壓控電容電路，用來根據該第一輸入端及該第二輸入端間的電容與該電感共振的結果，改變該震盪輸入訊號的相位，並將相位改變後的震盪輸入訊號迴授 (feedback) 至該震盪輸入端，以產生該震盪訊號。

19. 如申請專利範圍第18項之震盪器，其中該第一可變電容係電連於該第一輸出端與該第二輸出端之間。

20. 如申請專利範圍第19項之震盪器，其另包含有一電容值固定的電容，電連於該第二輸出端與該第一可變電容之間。

21. 如申請專利範圍第18項之震盪器，其中該第二可變電容係電連於該第一輸出端與該第二輸出端之間。

22. 如申請專利範圍第21項之震盪器，其另包含有一電容



六、申請專利範圍

值固定的電容，電連於該第二輸出端及該第二可變電容之間。

23. 如申請專利範圍第18項之震盪器，其中該第二可變電容係連接於該第一可變電容與該第二輸出端之間。


24. 如申請專利範圍第23項之震盪器，其另包含有一電容值固定的電容，電連於該第二可變電容與該第二輸出端之間。

25. 如申請專利範圍第23項之震盪器，其中該第二可變電容接收該第二控制電壓的一端係連接於該第一可變電容接收該第一控制電壓的一端。


26. 如申請專利範圍第18項之震盪器，其中該第一偏壓電壓之電壓值係一固定值。

27. 如申請專利範圍第18項之震盪器，其中該第二偏壓電壓之電壓值係一固定值。







圖一




圖二A




圖二B




圖三




圖四







圖五




圖六




圖七






圖九


第 1/23 頁




第 4/23 頁




第 5/23 頁




第 6/23 頁




第 7/23 頁




第 8/23 頁




第 9/23 頁



第 10/23 頁




第 2/23 頁




第 4/23 頁




第 5/23 頁




第 6/23 頁




第 7/23 頁




第 8/23 頁




第 9/23 頁




第 10/23 頁




第 11/23 頁




第 11/23 頁




第 12/23 頁



第 12/23 頁




第 13/23 頁



第 13/23 頁




第 14/23 頁




第 14/23 頁




第 15/23 頁




第 15/23 頁




第 16/23 頁



第 17/23 頁




第 18/23 頁



第 19/23 頁




第 20/23 頁



第 21/23 頁



第 22/23 頁



第 23/23 頁

